Почему-то часто поднимают тему "русского следа". Спасибо ZipCPU что разбавляет инфоповестку "китайским следом" 🥹

Но конечно откуда ноги растут неясно. Что это: пасхалочка от "американских индусов" или результат работы патча бинарников МодельСим таблеткой с eetop? 😅

@vlsihub

Это что же получается? Xsim быстрее ModelSim'а? 🤯

➡️ https://vhdlwhiz.com/function-and-procedure-call-overhead-in-vhdl/

@vlsihub

А не попадался ли кому список симуляторов, поддерживающих UVM, пригодных для применения в пет-проектах? (т.е. свободных для некоммерческого использования)

Из того, что есть на сегодня (поправьте, если ошибаюсь)

▫️Xsim (входит в состав Xilinx Vivado) - начиная с определенного релиза поддерживает UVM
▫️Упоминаемый здесь неделей ранее DSIM
▫️Verilator - work in progress
▫️ModelSim/QuestaSim - ?

❓Исправления/дополнения списка?

@vlsihub

..cause I can

Искренне умиляюсь подобным проектам, сначала был передатчик FM (даже с поддержкой RDS) на пине GPIO для RPi.
Теперь это: Bluetooth Low Energy Radio using FPGA SERDES: No ADC, AGC, filters, mixers, or amplifiers required (a proof-of-concept Bluetooth receiver that can receive bluetooth (advertising) packets using an FPGA and an antenna, read: straight RF into a SERDES port sampling at 5Ghz).

Подобные проекты помогают не забывать глубинное значение выражения Hardware hacking.


@embedoka

Пришло время серьезных игр

Это любопытно, но оказывается есть вариант ко-симуляции простых аналогово-цифровых схем (spice+verilog) в QSPICE. Внутри блоков X1 и X2 слинкованы verilog-файлы сигма-дельта АЦП и ЦАП из репо:
https://github.com/davemuscle/sigma_delta_converters

@vlsihub

Эмейзинг Амазон факап

Сейчас занят тем, что переношу некоторый payload на AWS F1 (FPGA EC2 instance) и очень удивился, что по заветам ветерана отрасли в лице VCU1525 амазон таки-поставил 4 слота DIMM DDR4, но напрочь лишил свою F1 сетевых возможностей и даже порта UART (прости VCU1525!) 😱😱😱

Конфиг, в котором они предлагают 8хFPGA совершенно бестолковый: нет экономии по стоимости, а "быстрый" линк между FPGA в виду отсутствия всех сортов [Q]SFP[28] реализован "как смогли" (см.картинку).

Т.е. если мне надо разрезать дизайн на несколько FPGA, то вместо пересылки (почти в RAW) с минимальной задержкой через мультигигабитные трансиверы буду тратить LUTы на обслуживание PCIe стека 🙄

И это при том, что для GPU инстансов у них всё чётенько спроектировано: для конфига из мульти-GPU они коннектятся to each other через NVLink:
▫️ up to 1600 GBit/s (Volta V100)
▫️ up to 4800 GBit/s (Ampere A100)

@embedoka

Верификаторы Врачи: здоровых людей нет, есть необследованные.

Чипмейкеры: Если вы открыли datasheet на планируемый к использованию чип и там девственно-чистый раздел Silicon Errata - не радуйтесь: возможно вам предстоит стать первым со-автором раздела 😭

@embedoka

В 2023 году в российской инженерной тусовке произошло знаковое событие: вышел первый номер журнала, посвящённого FPGA. Энтузиастами сообщества FPGA-Systems (и его бессменным предводителем) была проделана колоссальная работа ради того, чтобы этот выпуск состоялся.
Сам журнал в виде PDF можно свободно скачать с сайта проекта: https://fpga-systems.ru/fsm

Для себя я отметил несколько интересных статей:
▫️Об использовании фильтров в GTKWave
▫️Verilator – многофункциональный инструмент эмуляции и тестирования Verilog-кода

На мой взгляд, сам факт выпуска незаслуженно не получил должного резонанса, а хотелось бы чтобы за первым выпуском увидели свет и второй номер и последующие. По значимости выпуск русскоязычного периодического тематического издания для меня в одном ряду что и запуск Школы Синтеза.

Как можно поддержать проект? Я вижу, что тут должны присутствовать как минимум две составляющие: те кто пишет и те, для кого пишут, поэтому самое очевидное что можно сделать это:

1️⃣ В группе @fpgasystems_fsm можно задать вопрос, поставить лайк или выразить респект автору той или иной статьи - это действительно мотивирует (и даёт понимание какие темы наиболее интересны)

2️⃣ Стать автором следующего номера (дедлайн приёма материалов до 20 декабря 2024❗️). Всю информацию можно найти тут: https://fpga-systems.ru/fsm

@vlsihub

❗️Буду завтра на Конференции у Миши. Если кто-то тоже собирался прийти оффлайн послушать около-FPGA доклады, то прекрасная возможность познакомиться лично и пообщаться 🤝

То чувство, когда линтера лучше, чем синтезатор нету:

ERROR: [Synth 8-91] ambiguous clock in event control 

PS: По гуглингу ошибки случайно узнал, что кто-то активно использует Haskell для разработки под FPGA 🤯
Завидую.. Мне бы на верилоге сначала научиться писать без ошибок 🥹

@vlsihub

Интересный пример работы с "чувствительными данными" в индустрии VLSI.

У ребят из OpenROAD есть репо security без какого либо описания и README. В этом репо в т.ч. хуки гита и скрипт мержа разработок секретной организации The-OpenROAD-Project-Private с публичными репами проекта. Всё по-взрослому, ибо с точки зрения DevSecOps это даже не утекание ключей AWS, а гораздо хуже: ключи, во-первых: свои; во-вторых: можно отозвать утёкшие. а тут: "ноды не воробей - улетят не воротишь" 😭

Конечно у серьёзных парней, которые лавируют между контрибьютом опенсорса и обкаткой его на проприетарных нодах (чувствительная информация) всё должно быть автоматизировано, а не так, чтобы придерживаться правила типа: "давайте договоримся в этой директории хранить всё секретное, а в этой всё публичное", которое легко и непринуждённо ломает человеческий фактор 😬

Молодцы ребята одним словом 👍

PS: Содержимое скриптов приоткрывает завесу на каких непубличных нодах тестируют тулы, кое-где даже 7нм проскакивает.

@embedoka