Channel: FPGA-Systems Events
sv.pdf
312 KB
Сегодня буду выкладывать вам пару-тройку pdf-ок для факультативного освоения.
Первый в очереди документ 10 летней давности, в котором разобраны отличия SV от V
===
@fpgasystems_events - канал плисовых новостей
===
Первый в очереди документ 10 летней давности, в котором разобраны отличия SV от V
SystemVerilog is not just for Verification! This paper examines in detail the synthesizable subset of SystemVerilog for ASIC and FPGA designs, and presents the advantages of using these constructs over traditional Verilog. Readers will take away from this paper new RTL modeling skills that will indeed enable modeling with fewer lines of code, while at the same time reducing potential design errors and achieving high synthesis Quality of Results (QoR).
===
@fpgasystems_events - канал плисовых новостей
===
===
Комрадс, я запустил e-mail рассылку с приглашением на конференцию FPGA / RTL / Verification инженеров fpga-systems.ru/meet
Если вам для получения разрешения необходимо именное пригласительное письмо, напишите мне в личку @KeisN13
Также, если нужно отправить приглашение на официальную почту вашего предприятия также дайте знать в личке
Комрадс, я запустил e-mail рассылку с приглашением на конференцию FPGA / RTL / Verification инженеров fpga-systems.ru/meet
Если вам для получения разрешения необходимо именное пригласительное письмо, напишите мне в личку @KeisN13
Также, если нужно отправить приглашение на официальную почту вашего предприятия также дайте знать в личке
FPGA-Systems.ru
FPGA-Systems 2024.1 - VI Конференция FPGA/RTL/Verification
Шестая встреча ПЛИСоводов в формате конференции - Москва, Санкт-Петербург, Томск/Новосибирск - доклады, хакатоны, призы и просто много живого общения
sta.pdf
52.6 MB
Второй документ в списке - презентация по основам статического временного анализа - Static Timing Analysis - оно же в простонародье STA. Важная часть проектирования на ПЛИС - это понимание возникновения отрицательных временных запасов (слаков) по сетап и холд, а также методов избавления от них (парочка методов была разобрана на одном из стримов). Отрицательные значения в setup и hold приводят к некорректной работе проекта. Даже значение в -0,001ns может стать фатальным.
Также более подробный разбор с формулами для разных случаев временного анализа описан в 6 частях на нашем сайте (часть 1, или результат поиска)
===
@fpgasystems_events - канал плисовых новостей
===
Также более подробный разбор с формулами для разных случаев временного анализа описан в 6 частях на нашем сайте (часть 1, или результат поиска)
===
@fpgasystems_events - канал плисовых новостей
===
verilog_interview_questions.pdf
2.2 MB
Разбор нескольких типовых вопросов по основам Verilog, которые можно услышать на собеседовании
===
@fpgasystems_events - канал плисовых новостей
===
===
@fpgasystems_events - канал плисовых новостей
===
Forwarded from Kostya Goodsoul
Список бесплатных Instructor-led тренгов на май 2024.
Using the Quartus® Prime Software
May 14-15
https://learning.intel.com/Developer/learn/courses/863/using-quartusrsoftware
Using the Quartus® Prime Software
May 15-16
https://learning.intel.com/Developer/learn/courses/863/using-intelr-quartusrsoftware
Verilog HDL Advanced
May 21-22
https://learning.intel.com/Developer/learn/courses/861/verilog-hdl-advanced
Timing Analysis: Lecture
May 23
https://learning.intel.com/Developer/learn/courses/989/intelr-fpga-timing-analysis-lecture
Timing Analysis: Hands-On Labs
May 24
https://learning.intel.com/Developer/learn/courses/990/intelr-fpga-timing-analysis-hands-on-labs
Timing Analysis: Lecture
May 28
https://learning.intel.com/Developer/learn/courses/989/intelr-fpga-timing-analysis-lecture
Timing Analysis: Hands-On Labs
May 29
https://learning.intel.com/Developer/learn/courses/990/intelr-fpga-timing-analysis-hands-on-labs
Using the Quartus® Prime Software
May 14-15
https://learning.intel.com/Developer/learn/courses/863/using-quartusrsoftware
Using the Quartus® Prime Software
May 15-16
https://learning.intel.com/Developer/learn/courses/863/using-intelr-quartusrsoftware
Verilog HDL Advanced
May 21-22
https://learning.intel.com/Developer/learn/courses/861/verilog-hdl-advanced
Timing Analysis: Lecture
May 23
https://learning.intel.com/Developer/learn/courses/989/intelr-fpga-timing-analysis-lecture
Timing Analysis: Hands-On Labs
May 24
https://learning.intel.com/Developer/learn/courses/990/intelr-fpga-timing-analysis-hands-on-labs
Timing Analysis: Lecture
May 28
https://learning.intel.com/Developer/learn/courses/989/intelr-fpga-timing-analysis-lecture
Timing Analysis: Hands-On Labs
May 29
https://learning.intel.com/Developer/learn/courses/990/intelr-fpga-timing-analysis-hands-on-labs
Комрадс, конфа близится, а мест все меньше и меньше, если пропустили новость про наш весенне-летний слет, то вот он
Fpga-systems.ru/meet
Fpga-systems.ru/meet
FPGA-Systems.ru
FPGA-Systems 2024.1 - VI Конференция FPGA/RTL/Verification
Шестая встреча ПЛИСоводов в формате конференции - Москва, Санкт-Петербург, Томск/Новосибирск - доклады, хакатоны, призы и просто много живого общения
Forwarded from Даня
Касательно видеокарты на плис у разработчика взяли комментарии к проекту и сделали чуть более раскрывающее видео https://youtu.be/yzuoGkXl8Vk?si=XIy62WqhHYJ9Px7s
YouTube
This Guy BUILT His Own Graphics Card!
Check out Paperlike at: https://www.paperlike.com/techquickie
Learn about Dylan Barrie's FuryGpu, a HOMEMADE GPU and graphics card!
Leave a reply with your requests for future episodes.
► GET MERCH: https://lttstore.com
► GET EXCLUSIVE CONTENT ON FLOATPLANE:…
Learn about Dylan Barrie's FuryGpu, a HOMEMADE GPU and graphics card!
Leave a reply with your requests for future episodes.
► GET MERCH: https://lttstore.com
► GET EXCLUSIVE CONTENT ON FLOATPLANE:…
Forwarded from Никита [CLTanuki] Мошкалов
Сообщество Genesis организует серию образовательных митапов, посвященных разработке электроники, embedded software, домашним экспериментам с железом и промышленному дизайну. Митапы ведут эксперты, работающие в отрасли, и профессиональные преподаватели.
Первая встреча пройдет 12 мая, в 18:30, в Failover Bar.
Встреча посвящена программируемым схемам (FPGA, или по-русски - ПЛИС). Такие схемы используются для быстрого создания и прототипирования электроники. Вам не нужно паять транзисторы, а можно просто написать три строчки кода, провести симуляцию и все заработает!
Мы проведем краткий экскурс в историю FPGA: как возникла идея создания гибких инструментов разработки цифровых устройств, и как это выглядит на практике прямо сейчас. Темы, которые мы будем обсуждать:
1. Отличие ПЛИС от других привычных электронных схем;
2. Развитие FPGA с начала времен и до наших дней;
3. Основные термины, принципы работы и способы проектирования;
4. Почему проектирование на FPGA - это программирование? Языки описания аппаратуры, что это и как использовать на примерах;
5. Применение FPGA: разработка процессоров, машинное обучение и нейронные сети, цифровая обработка сигналов.
Первая встреча пройдет 12 мая, в 18:30, в Failover Bar.
Встреча посвящена программируемым схемам (FPGA, или по-русски - ПЛИС). Такие схемы используются для быстрого создания и прототипирования электроники. Вам не нужно паять транзисторы, а можно просто написать три строчки кода, провести симуляцию и все заработает!
Мы проведем краткий экскурс в историю FPGA: как возникла идея создания гибких инструментов разработки цифровых устройств, и как это выглядит на практике прямо сейчас. Темы, которые мы будем обсуждать:
1. Отличие ПЛИС от других привычных электронных схем;
2. Развитие FPGA с начала времен и до наших дней;
3. Основные термины, принципы работы и способы проектирования;
4. Почему проектирование на FPGA - это программирование? Языки описания аппаратуры, что это и как использовать на примерах;
5. Применение FPGA: разработка процессоров, машинное обучение и нейронные сети, цифровая обработка сигналов.
Господа, не забываем, што у вас осталась 1 неделя (или 7 дней или 168 часов) до окончания приема заметок о вашем опыте или заметок о том как вы решали ту или иную задачу/проблему связанную с проектированием на ПЛИС.
Второй номер FPGA журнала ждет ваших текстов с картинками и кодом до 12 мая
Все подробности на странице журнала fpga-systems.ru/fsm
Второй номер FPGA журнала ждет ваших текстов с картинками и кодом до 12 мая
Все подробности на странице журнала fpga-systems.ru/fsm
FPGA-Systems.ru - Сообщество FPGA разработчиков
FPGA-Systems Magazine - первый журнал о программируемой логике
First magazine about programmable logic
Ребята, по конференции fpga-systems.ru/meet
у нас остался один получасовой слот в Питере 12:30-13. Может быть есть еще кто-то, кто хотел бы выступить там?
Напишите мне @KeisN13
у нас остался один получасовой слот в Питере 12:30-13. Может быть есть еще кто-то, кто хотел бы выступить там?
Напишите мне @KeisN13
FPGA-Systems.ru
FPGA-Systems 2024.1 - VI Конференция FPGA/RTL/Verification
Шестая встреча ПЛИСоводов в формате конференции - Москва, Санкт-Петербург, Томск/Новосибирск - доклады, хакатоны, призы и просто много живого общения
Вышел релиз 0.0.12 тула для конвертации системверилога в верилог - sv2v. В новой версии исправили множество ошибок и добавили некоторые полезные улучшения. Например,
Напомню, что проект sv2v изначально разрабатывался с целью обеспечить поддержку SV в синтезаторе Yosys. В связи с этим, преобразование несинтезируемого SV в нём на зачаточном уровне.
Больше опенсорсных новостей ищи в канале https://hottg.com/enginegger
always_comb
и always_latch
теперь выполняются в нулевом времени, как этого требует стандарт. Список наиболее значимых изменений найдёте по ссылке и в списке закрытых issue.Напомню, что проект sv2v изначально разрабатывался с целью обеспечить поддержку SV в синтезаторе Yosys. В связи с этим, преобразование несинтезируемого SV в нём на зачаточном уровне.
Больше опенсорсных новостей ищи в канале https://hottg.com/enginegger
GitHub
Release v0.0.12 · zachjs/sv2v
Breaking Changes
Removed deprecated CLI flags -d/-e/-i, which have been aliased to -D/-E/-I with a warning since late 2019
New Features
unique, unique0, and priority case statements now produce ...
Removed deprecated CLI flags -d/-e/-i, which have been aliased to -D/-E/-I with a warning since late 2019
New Features
unique, unique0, and priority case statements now produce ...
Forwarded from Romeo Me
Народ, Цифровой синтез будет напечатан уже на следующей неделе. https://dmkpress.com/catalog/electronics/circuit_design/978-5-93700-282-2/
От МИЭМ в подарок промокод: MIEM (25% скидка).
От МИЭМ в подарок промокод: MIEM (25% скидка).
Dmkpress
Цифровой синтез: RISC-V
Купить книгу «Цифровой синтез: RISC-V», автора Панчул Ю. В. в издательстве «ДМК Пресс». Выгодные цены в Москве, доставка. Заказать книги и учебники на официальном сайте издательства.
Forwarded from Анна Шибаева
Присоединяйтесь к команде инженеров YADRO и работайте над реальными задачами компании!
• Уже с первого дня вы начнете работать над реальным проектом, а менторы будут сопровождать вас на каждом этапе и помогут с реализацией необходимых задач;
• Открыто более 60 направлений, включая разработку ПО, полупроводников и аппаратных средств;
• По итогам лета лучшие участники будут приглашены на долгосрочную стажировку или на постоянную позицию в штат.
Читайте подробности на сайте и регистрируйтесь на Импульс до 12 мая включительно!
Please open Telegram to view this post
VIEW IN TELEGRAM
Ждем вас в YADRO
Летняя стажировка YADRO Импульс 2024
Летняя стажировка YADRO Импульс 2024 на два месяца (июль-август), с получением опыта работы в реальном проекте одного из департаментов
uvm_interview_qa.pdf
2.3 MB
55 страниц каких-то вопросов про UVM и ответы к ним. Cкорее всего там что-то не правильно, я не читал. Но ребята из чата по верификации @fpgasystems_verification наверняка накидают "uvm на верилятор"
Если каждый из нас сядет и напишет хотя-бы 1 страничку о том как он решил проблему с блевадой, кряктусом, говинской иде и тд то уже будет 100 страниц в журнале.
Писать можно о чем угодно - от туториала по установке лицензий и советов по нераспознаванию бластеров до автоматизации процесса сборки проектов и идей для будущих проектов.
Господа поднажмите - 7 статей в журнале по ПЛИС / RTL / Верификации во втором номере FPGA журнала - это не слишком серьезно для 3-х тысячного коммунити плисоводов!
до 23 мая, а лучше раньше присылайте текстовый вариант в любом формате, без модерации, бЕз ФоРмАтИРОВния, с очепятками мне в личку @KeisN13
Не бойтесь што вас поднимут на смех или статья будет не интересна читателю - у каждой статьи свой читатель, а угодить всем все равно не выйдет.
fpga-systems.ru/fsm
===
Писать можно о чем угодно - от туториала по установке лицензий и советов по нераспознаванию бластеров до автоматизации процесса сборки проектов и идей для будущих проектов.
Господа поднажмите - 7 статей в журнале по ПЛИС / RTL / Верификации во втором номере FPGA журнала - это не слишком серьезно для 3-х тысячного коммунити плисоводов!
до 23 мая, а лучше раньше присылайте текстовый вариант в любом формате, без модерации, бЕз ФоРмАтИРОВния, с очепятками мне в личку @KeisN13
Не бойтесь што вас поднимут на смех или статья будет не интересна читателю - у каждой статьи свой читатель, а угодить всем все равно не выйдет.
fpga-systems.ru/fsm
===
FPGA-Systems.ru - Сообщество FPGA разработчиков
FPGA-Systems Magazine - первый журнал о программируемой логике
First magazine about programmable logic
HTML Embed Code: