很多人觉得 M3 Pro 是这代最尴尬的一款，缩了大核数量和位宽。
但从现在的角度看，M1/2 Pro 其实是 Max Lite，即砍掉了下半部分的GPU/SLC/MC/ME/NE的Max。
但是 M3 Pro 不是，M3 Pro 就像 M123，是独立的设计，不再是 Max 布局上的缩减版。
而之所以 Pro 变成 6P，其实是因为这代苹果的 P Cluster 就是 6C；而M3的 4P 就是在 6P 硬裁得到，更不用说 M3 缩减了Display 到两块、SSD PCIe IO 到两条、GPU 规模就只有一半，SLC 也小得可怜。
关于 M3 Pro 降低位宽的问题， 多少跟这代 Cache Prefetch 有关系，原来的 SLC 缓存机制只能缓存最频繁访问部分，虽然这部分能被充分加速，但缓存全命中就意味着这部分运行的时候，内存带宽没跑满，而其他workload就会缓存命中率低，被内存带宽卡脖子；新的分配/Prefetch机制其实就让各阶段workload都能命中，同时保持内存带宽的利用。
但是实现这个机制需要 SLC 部分增加不少 Logic 和 SRAM，放在老工艺上 Logic 太大，放 A17 Pro 上的话，本身因为面积较大结构复杂，在手机上收益不如直接做更大 SLC。
这就是为什么 M3 系列要上 N3B。
当然 N3B 带来的问题就是单个 wafer 更贵且良率降低，所以M3/M3Pro 都必须精打细算，因此 M3 Pro 砍掉了点位宽（内存控制器很吃管子，如果访存带宽瓶颈不大的话其实多了没啥用），砍掉了点 SSD IO（毕竟 Pro 机型上 8T 的不多），砍掉了些 Media/Display，加上原来 Pro用的 Max 的底子里面有很多给双芯预留的数据通路，上面这些通通不要之后，M3 Pro 晶体管数量才出现了下降。才让 M3 Pro 成本可控，不至于出现加价（当然丐版、满血版有些指标提升对比上代确实有限）
还有个问题就是，M3 Pro CPU多核心性能提升确实不大，GPU 部分除了光追，多一个 CU+更好的缓存机制也不足以相比 M2 Pro 根本性进步。价格也维持原来水平，这算是比较核心的槽点。
但 M3 Pro 的封装面积比 M2 Pro 小20%，加上少一个内存通道其实能显著降低待机耗电，也许 M3 Pro 未来会上 iMac 27 或者是 MacBook Air 15。6P+6E 能打得过对应位的 6P+8E/8xZen4.
至于 Ｍ3 Max 还是老布局，空间利用非常低效，靠着暴力屏蔽 1/6 P-Core 和 1/4 GPU/MC/SLC 的方式来保证良率，但间接性的搞出了新的 Max Lite。当然 12P+4E 的规格能够有效和 Intel 的 8P+8E 对抗，包括干高通 Elite X（elite x 的 GB6 靠着浮点刷了很多分，而以前很多浮点生产力任务都被 GPU/NPU 取代了）。
当然 Max 的价格就贵了很多，但这个规格加上 128GB 满血带宽，如果真的干大光追工程/AI interference，还真找不到对位的竞争对手，Elite X 要 dGPU 也是有些莫名其妙。

这两天稍微研究了下 Apple Silicon 平台的 DRAM 和 NAND, 发现苹果对这两块定制的东西非常多, 根本不是懂哥所谓「都是芯片厂采购的」.
DRAM 方面主要是 A/S 系芯片采用了 InFO-PoP, 所以丝印都是 Apple LOGO, 中间也有额外的定制硅片消除台阶效应, 这样的工艺下基本不存在内存重焊的问题, 最佳的信号完整性也降低了 SoC 的 PHY 驱动力要求, 节约芯片面积的同时还省电; 而安卓这边 SoC 主要都是传统 PoP 封装, 很多厂的封装都有台阶问题(就 SoC Package 比 DRAM 大), 整体厚度是 A 系芯片的两倍, 优势在于芯片厂可以按需搭配不同 RAM, 2*4*24gb 的 24GB 皇帝版就是这么来的, 但代价是越大就越厚/不省电, 更不用说 888/8gen1 时代 SoC 过热导致的 PMIC/WiFi/DRAM 焊接出现的问题. M 系列就是 MoP, 特色在于 64bit 宽的 Package 超级小. 主要靠 4-8 层的封装+先进 DRAM Die 来堆厚度, 而需要堆内存容量的 Max 系列则相对强化了 PHY 驱动力(哪怕 M2 Max M2 Pro 看起来类似, 但 M2 Pro 的 PHY 有所缩水, 导致只能用 64bit 单颗 8GB 内存, 封顶容量 32G), 从而让 M3 Max 实现在不牺牲延迟、带宽和功耗的情况下, 以极小的封装弄进了 128GB 内存. 我认为苹果之所以加容量更贵, 除了定制封装带来的额外成本(别人都是通用 32bit module, 甚至是 64bit 手机 module, 出货量大所以便宜), 此外就是芯片 PHY 体质问题, 导致不是所有芯片都适合上 8 层 die 的 DRAM 颗粒.
NAND 方面的话, S 系列的 NAND Die 直接和 DRAM Die/AP 封在了一起, 有点 eMCP 的味道, 最小化了面积, 估计 S 芯片内部就有 ONFI/DDR 的实现; 而 A/M 系 SoC 内置了 ANS2(Apple NAND Storage 2)存储控制器, 也就是常说的 SSD 主控; 苹果的 NAND 不是常见的 ONFI/DDR, 里面还有封装了一片叫做 MSP(Memory Singal Processor)的信号协议转换/次级控制器芯片, 运行苹果自己的 RTKit 实时系统固件, 用于兼容各家 NAND, 转换成统一的 PCIe 协议和 SoC 连接. 而 PCIe 协议的好处就是差分传输/纠错能力很强, 带来更好的信号完整性, 能在 PCB 上走线很远, 因此在 Mac 上能让 NAND 靠近进风口的位置散热, 在持续读写中控制温度.